Requested document:

JP10265241 click here to view the pdf document

ULTRAVIOLET RAY ABSORBING TRANSPARENT PLATE	
Patent Number: Publication date: Inventor(s): Applicant(s): Requested Patent:	1998-10-06 ASANO TAKESHI; TAKAESU NOBORU; NISHIKITANI YOSHINORI NIPPON OIL CO LTD  JP10265241
Application Number: Priority Number(s): IPC Classification: EC Classification: Equivalents:	JP19970132002 19970522 JP19970132002 19970522; JP19960170100 19960628; JP19970010468 19970123 C03C17/30; B32B27/18; C08J7/04; C08L83/08; C09D5/32; C09K3/00
Abstract	
layer having amide I 0.15-50 μ m thicl transparent substrate absorbing layer is for compd. having a be skeleton represente (1<=m<=4), R<2> is alkyl. R<4> is H or a	SOLVED: To shield UV up to a long wavelength range of UV by forming a UV absorbing bonds and Si-O bonds on a transparent substrate. SOLUTION: A UV absorbing layer of kness having amido bonds and Si-O bonds in a molar ration of 1:(1-50) is formed on a se of glass, etc., to obtain the objective UV absorbing transparent plate. The UV ermed by allowing an aminosilane compd. represented by formula I to react with a nzotriazole skeleton represented by formula II or a compd. having a benzophenone d by one of formulae III-VI. In the formula I, R<1> is a 1-10C alkylene or (CH2)m -NH is H, OH, a 1-10C alkyl, etc., and n>=0. In the formula II, R<3> is H, a halogen or a 1-10C alkylene, etc. In the formulae III-VI, R<6> is a 1-10C of R<7> and R<8> is OH, a 1-10C alkyl, etc., 0<=m<=3 and 0<=n<=3.
Data supplied from the esp@cenet database - I2	

⑩ 日 本 国 特 許 庁 (JP) ⑪ 特 許 出 願 公 開

# ◎ 公 開 特 許 公 報 (A) 平2-65241

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)3月5日

H 01 L 21/3205

6824 - 5 F H 01 L 21/88 Z

審査請求 未請求 請求項の数 1 (全4頁)

半導体集積装置 会発明の名称

> 20特 顧 昭63-217526

顧 昭63(1988) 8月31日 223出

70発明者 降 矢 安成 長野県諏訪市大和3丁目3番5号 セイコーエブソン株式

会补内

セイコーエブソン株式 東京都新宿区西新宿2丁目4番1号 切出 願 人

会社

個代 理 人 弁理士 上柳 雅誉 外1名

1. 発明の名称

半導体集積裝置

### 2. 特許請求の範囲

配線層が2つ以上ある半導体集積装置において、 ある信号配線に対しその上層、下層いずれかに前 記信号の反転信号を平行に配置したことを特徴と する半導体銀行装置.

#### 3. 発明の詳細な説明

[ 厳業上の利用分野]

本発明はアナログ・デジタル混在型半導体集積 装置のレイアウト方法に関する。

#### 【従来の技術】

従来、ノイズに敏感なアナログ回路が半導体集 積回路上に有る時、デジタル信号(特に高い周波 数)をアナログ回路のブロックから遊ざけて配置 するという手法がとられていた。

## [発明が解決しようとする課題]

しかし年々回路の集積度が上るにつれ1つの機 能を持った回路プロックはまとめて配置する方が 面積効率が良くなり、特にアナログ回路の信号を 不用に長くすることは特性上好ましくない。又、 抵抗素子や容量素子など比較的大きな面積を占め る数子が多数ある場合、高速デジタル個母との距 離を遠ざけるという手法は限度がある。

そこで本発明は、高速デジタル信号のスイッチ ングノイズからアナログ回路等ノイズに敏感な回 路への影響を抑えることを目的としている。

## [課題を解決するための手段]

上記問題点を解決する為、本発明は配線層が2 つ以上ある半導体集積装置において、ある僧号配 **静に対しその上層、下層いずれかに前記信号の反** 転借号を平行に配置したことを特徴とする。

# 【爽 施 例】

以下に本発明の実施例を図面にもとずいて説明

第1図において、デジタル信号1とその皮転信

号2を上下履に平行に配置してある為、スイッチングノイズが互いにキャンセルされ、その周辺信号4へのスイッチングノイズの影響を軽減することができる。第1図では信号4を信号1と同一配線層に描いてあるが、他の配線層であっても同目に動果が得られる。さらに信号2の真上又は信号1の真下に信号4が配置される場合、通常の信号線のみならず抵抗索子や容量素子、トランジスタ等に対してもノイズキャンセルという原理により、間様の効果が得られる。

第2図は D / A 変換回路、 A / D 変換回路等のアナログ回路では良く使用されるサンブルホールド回路である。回路動作を以下に説明する。21は入力電圧 V パーマックパルス 2 3 が来るまで出力され、次のサンブリングパルス 2 3 が来るまで出力電圧 2 7 はホールドされる。

3

第4図は本発明による上記構成にした場合の、サンプルホールド回路のタイミング図である。デジタル信号29のスイッチングの際、信号25はスイッチングノイズの影響を受けにくくなっている。よって正しい値が出力電圧27へ出て来る。

本実施例ではデジタル系からアナログ系への影響を少なくすることを述べたが、本発明の構成を用ってすればアナログ系どうしのスイッチングノイズ対策、アジタル系どうしのスイッチングノイズ対策にも適用できることは明らかである。

又任電圧系と高電圧系の信号が混在する多電源 回路の場合にも有効である。

又本構成は3層以上の配線技術にも容易に適用 できる。

本発明の実施例をもう1つあげる。

第5 図は半導体集積装置(チップ)のレイアウト図である。31、32、は電源 V D D、 V S S でチップの周辺を囲む機に配置される。33 は入出力回路で入出力端子34と内部回路30を中継する機能を有する回路で、この入出力回路33が

このサンブルホールド回路のすぐそばに高速な デジタル信号2号が配置されると、正確な入力電 圧がホールドされなくなるおそれがある。

第3図はデジタル信号29を単純に配置した時のサンプルホールド回路のタイミング図である。サンプリングバルス23と異なるタイミングでクッチングノイズの影響で信号25にノイズがのる。このホールド電圧はたまたま正しいホールド電圧からすると出力電圧27の値も正しい値からずれてしまう。

そこで第1図の構成の様にデジタル信号29と その反転信号を上下層に平行に配置する。この2 本の信号はどちらが上層でも良く、互いにスイッ チングノイズをキャンセルする方向に働く。

またデジタル信号29と反転信号の配線巾を等 しくすることによりスイッチングノイズを互いに キャンセルする効果が上がる。

4

チップの周辺に多数並べられる。近年、配置、配 級技術の自動化が進みこの様なレイアウトを有す る半導体集積装置が増えている。

今端子34に外部より高速なクロック個号が入力され、信号39を介して内部回路30へ伝わる。この時信号39はVSS31、及びVDD32を横切らなくてはならないので、信号39のクロック周波数成分を持つクロックノイズが電源ラインに入ってしまい、誤動作の原因となり得る。

そこで本発明の構成を信号39に対して適用すれば、VDD32、VSS31に及ぼすクロックノイズを超滅することができる。

#### (発明の効果)

本発明によれば同じ半導体集積回路中から発生 するアジタル信号のスイッチングノイズが、ノイ ズに敏感なアナログ回路へ及ぶのを、極めて簡単 な付加パターンにより抑えることができる。


よって本発明は、チップ面積を増大させること なく精度の高いアナログデジタル混在型半導体集 **積装置を実現する一手段となる。** 

# 4. 図面の簡単な説明

第1図は本発明による信号配置図、第2図はサ ・ ンブルホールド回路図、第3図は従来技術による サンプルホールドタイミング図、第4図は本発明 の構成によるサンプルホールドタイミング図、第 5図はチップのレイアウト図である。


以上

出願人 セイコーエブソン株式会社 代理人 弁理士 上 柳 雅 誉(他1名)



第 1 図

7



第 2 図

